FPGA 상에서 실행되는 딥러닝 알고리즘 및 프로세서
FPGA 상에서 실행되는 딥러닝 알고리즘 및 프로세서
  • 박현진 기자
  • 승인 2018.11.07 21:46
  • 댓글 0
이 기사를 공유합니다

다양한 비트 정밀도와 비트 병렬 MAC 아키텍처를 사용하는 FPGA 상에서 심층 신경 네트워크 인 ResNet50을 구현
이미지편집:본지
이미지편집:본지

5일부터 7일까지 사흘간 대만에서 열린 '2018 IEEE 아시아 고체회로 컨퍼런스(IEEE Asian Solid-State Circuits Conference 2018, A-SSCC 2018)'에서 메모리 솔루션 분야의 도시바 메모리 코퍼레이션(Toshiba Memory Corporation, 이하 도시바)이 인식 정확성과 고속, 고에너지 효율의 딥러닝 프로세싱 알고리즘 및 하드웨어 아키텍처를 개발했다고 발표했다. FPGA(Field Programmable Gate Array) 상에서 실행되는 이 새로운 딥러닝 프로세서는 기존의 제품에 비해 4배나 높은 에너지 효율을 달성했다고 한다.

일반적으로 딥러닝 연산은 대량의 MAC(multiply-accumulate) 연산을 필요로 하며, 이로 인해 상당한 연산 시간과 대량의 에너지 소비를 필요로 한다. 매개변수(비트 정확성)를 대표하는 비트 숫자를 줄이는 기법은 총 연산시간을 줄이기 위해 전부터 제안된 바 있으나 현재까지 제안된 알고리즘 중 하나는 비트 정확성을 하나 또는 두 개의 비트로 줄이므로 이는 일종의 인식 정확성 면에서 저하를 초래하는 과제가 따랐다.

이에 도시바는 신경망 상의 각 층위에서 개별 필터에 대한 MAC 연산의 비트 정확성을 최적화함으로써 MAC 연산을 줄이는 새로운 알고리즘을 개발해낸 것이다. 이 새로운 알고리즘을 통해 MAC 연산은 인식 정확성 저하를 가져오지 않으면서도 줄어들 수 있게 됐으며, 더불어 상이한 비트 정확성을 갖는 MAC 연산에 적합한 비트-패럴랠 방법(bit-parallel method)이라고 불리는 새로운 하드웨어 아키텍처도 개발했다.

이 방법은 각 비트 정확성을 하나하나 나눠서 다양한 MAC 단위에서 한 비트씩 병렬처리 하는 방식을 채택한다. 이로써 직렬로 처리하는 기존의 MAC 아키텍처에 비해 프로세서 내의 MAC 단위의 사용효율을 크게 향상시킬 수 있게 됐다. 또 딥신경망의 일종으로서 이미지 인식 목적의 딥러닝을 벤치마킹 하는데 일반적으로 활용되는 ResNet50을 다양한 비트 정확성과 비트 병렬 MAC 아키텍처를 활용하여 FPGA 상에서 처리할 수 있게 된 것이다.

한편, 이미지넷(ImageNet)의 이미지 데이터 유형에 대한 이미지 인식의 경우 위의 기법은 데이터를 인식하는 데 따른 작동 시간과 에너지 소비량 면에서 기존의 기법과 비교할 때 인식 정확성의 저하를 초래하지 않으면서도 25% 정도 절약을 해준다고 한다. 점차 AI는 다양한 기기 상에서 구현되고 있는 가운데 딥러닝 프로세서와 관련해 고속 및 낮은 에너지 소비량이 매우 중요한 요건으로 이번 발표된 제품은 에지 디바이스부터 데이터센터까지 다양하게 활용될 것으로 예상된다.


댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글 0
댓글쓰기
계정을 선택하시면 로그인·계정인증을 통해
댓글을 남기실 수 있습니다.